GCD 硬件加速器设计

为什么需要硬件加速器?

GCD 算法回顾

辗转相减法的思路很简单:

• 两个数比大小
• 大的减去小的
• 重复上述过程, 直到两数相等
• 此时的值就是最大公约数

举个例子, 计算 GCD(48, 18):

硬件模块设计

寄存器地址分配

我们给 GCD 加速器分配基地址 0x40030000, 内部有 4 个寄存器:

GCD 核心模块

GCD 模块的代码位于 /rtl/GCD.v, 你需要在其基础上补全关键逻辑.

case(state)
            IDLE: begin
                done <= 1'b0;
                if(start) begin
                        /********** 需要补充的代码 **********/
                        // 提示: 加载输入数据到 a_reg 和 b_reg, 切换到 CALC 状态

                        /************************************/
                end
            end

            CALC: begin
                if(reg_b == 32'd0) begin
                    result <= reg_a;
                    done <= 1'b1;
                    state <= DONE;
                end else if(reg_a > reg_b) begin
                        /********** 需要补充的代码 **********/
                end else begin
                        /********** 需要补充的代码 **********/
                end
            end

完成补全后, 你的代码应该如下所示:

case(state)
            IDLE: begin
                done <= 1'b0;
                if(start) begin
                    reg_a <= a;
                    reg_b <= b;
                    state <= CALC;
                end
            end

            CALC: begin
                if(reg_b == 32'd0) begin
                    result <= reg_a;
                    done <= 1'b1;
                    state <= DONE;
                end else if(reg_a > reg_b) begin
                    reg_a <= reg_a - reg_b;
                end else begin
                    reg_b <= reg_b - reg_a;
                end
            end

AHB-Lite 总线接口

接下来我们需要给 GCD 核心加上 AHB-Lite 总线接口, 让 CPU 能够访问它。

读操作的地址译码

在 AHB-Lite 总线中, CPU 读取外设数据时, 需要根据地址选择返回对应寄存器的值。以下代码实现了读操作的地址译码逻辑:

// Read operations - use latched address
reg [31:0] hrdata_reg;
always@(*) begin
    case(addr_reg)
                        /********** 需要补充的代码 **********/
    endcase
end

补全数据读取阶段的代码, 完成补全后, 你的代码应该如下所示:

// Read operations - use latched address
reg [31:0] hrdata_reg;
always@(*) begin
    case(addr_reg)
        2'b00: hrdata_reg = reg_a;
        2'b01: hrdata_reg = reg_b;
        2'b10: hrdata_reg = {31'b0, start};
        2'b11: hrdata_reg = {gcd_done, gcd_result[30:0]};  // Done in bit[31], result in bit[30:0]
        default: hrdata_reg = 32'h00000000;
    endcase
end

uint32_t status = GCD->STATUS;
if (status & 0x80000000) {          // 检查 bit[31] 是否为 1
    uint32_t result = status & 0x7FFFFFFF;  // 取低 31 位作为结果
}